研究院-邏輯設(shè)計(jì)工程師（驗(yàn)證）
面議
應(yīng)屆畢業(yè)生
學(xué)歷不限
應(yīng)屆畢業(yè)生
學(xué)歷不限
- 全勤獎(jiǎng)
- 節(jié)日福利
- 不加班
- 周末雙休
2025-01-23 01:26:09
277人關(guān)注
職位描述
該職位還未進(jìn)行加V認(rèn)證，請(qǐng)仔細(xì)了解后再進(jìn)行投遞！
崗位職責(zé)：
1、根據(jù)SPEC，制定測(cè)試方案，分解測(cè)試用例；
2、獨(dú)立搭建基于UVM的模塊級(jí)和系統(tǒng)級(jí)驗(yàn)證環(huán)境；
3、仿真用例執(zhí)行，收集并分析覆蓋率報(bào)告；
4、執(zhí)行FPGA上板驗(yàn)證工作；
5、協(xié)助設(shè)計(jì)工程師解決驗(yàn)證問題。
6、編寫測(cè)試文檔和測(cè)試報(bào)告。
任職要求：
1、熟悉VMM/UVM驗(yàn)證方法學(xué)；
2、熟悉System Verilog語言，熟悉Tcl,shell,Perl腳本語言；
3、熟悉FPGA開發(fā)全流程；
4、熟悉各種通信接口協(xié)議，如AXI，SPI，URAT，IIC等。
5、熟練使用VCS,Verdi等EDA工具。
6、良好的分析解決問題能力，溝通能力和團(tuán)隊(duì)協(xié)作能力。
7、1年以上驗(yàn)證工作經(jīng)驗(yàn)，有管理經(jīng)驗(yàn)優(yōu)先。
1、根據(jù)SPEC，制定測(cè)試方案，分解測(cè)試用例；
2、獨(dú)立搭建基于UVM的模塊級(jí)和系統(tǒng)級(jí)驗(yàn)證環(huán)境；
3、仿真用例執(zhí)行，收集并分析覆蓋率報(bào)告；
4、執(zhí)行FPGA上板驗(yàn)證工作；
5、協(xié)助設(shè)計(jì)工程師解決驗(yàn)證問題。
6、編寫測(cè)試文檔和測(cè)試報(bào)告。
任職要求：
1、熟悉VMM/UVM驗(yàn)證方法學(xué)；
2、熟悉System Verilog語言，熟悉Tcl,shell,Perl腳本語言；
3、熟悉FPGA開發(fā)全流程；
4、熟悉各種通信接口協(xié)議，如AXI，SPI，URAT，IIC等。
5、熟練使用VCS,Verdi等EDA工具。
6、良好的分析解決問題能力，溝通能力和團(tuán)隊(duì)協(xié)作能力。
7、1年以上驗(yàn)證工作經(jīng)驗(yàn)，有管理經(jīng)驗(yàn)優(yōu)先。
注：聯(lián)系我時(shí)，請(qǐng)說是在江南人才網(wǎng)上看到的。
工作地點(diǎn)
地址：杭州濱江區(qū)濱江區(qū)?？低暥? 查看地圖
求職提示：用人單位發(fā)布虛假招聘信息，或以任何名義向求職者收取財(cái)物（如體檢費(fèi)、置裝費(fèi)、押金、服裝費(fèi)、培訓(xùn)費(fèi)、身份證、畢業(yè)證等），均涉嫌違法，請(qǐng)求職者務(wù)必提高警惕。
職位發(fā)布者
項(xiàng)先生HR
杭州?？低晹?shù)字技術(shù)股份有限公司
-
電子技術(shù)·半導(dǎo)體·集成電路
-
1000人以上
-
股份制企業(yè)
-
杭州市濱江區(qū)阡陌路555號(hào)
